esp@cenet document view

BEST AVAILABLE COPY

1/1 ページ

→→→ YOUNG&THOMPSON

## OUTPUT CIRCUIT FOR SOLID STATE IMAGE PICKUP DEVICE

Patent number:

JP8186765

Publication date:

1996-07-16

Inventor:

KIMURA TETSUJI

Applicant:

NEC CORP

Classification:

- International:

H04N5/335; H01L29/762; H01L21/339

- european:


Application number: JP19940327915 19941228

Priority number(s):

#### Abstract of JP8186765

PURPOSE: To provide an output circuit which can be integrated on the same chip as a solid state image pickup device and can reduce the reset field-through noises without increasing much the chip area.

CONSTITUTION: This output circuit includes a clamping circuit 34 consisting of a clamping capacitor Co L, a clamping switch Co L, a diode Di A and a voltage source 25A, a source follower amplifier (voltage amplifier) 26A, and a diode clip circuit 35 consisting of a diode Di B a source follower amplifier (voltage amplifier) 26B and a voltage source 25b. Then the DC level of a reset field-through period is clamped at a fixed value. Each constitution has the same structure of circuit elements between the diodes Di A and Di B the sources 25A and 25B, and the amplifiers 26A and 26B respectively so that the same electrical characteristic is secured among them. As a result, the DC level of the reset field-through period that passed through the amplifiers 26 is equal to the potentials that are clipped by the diodes.



2 4660

#### (19)日本国特許庁(JP)

### (12) 公開特許公報(A)

庁内整理番号

(11)特許出願公開番号

## 特開平8-186765

(43)公開日 平成8年(1996)7月16日

(51) IntCL\*

識別記号

P

FΙ

技術表示箇所

H04N 5/335 H01L 29/762

21/339

H01L 29/76

301 C

寒空請求 右

請求項の数 5 (全 13 頁)

(21)出願番号

**特頭平6-3279**15

(22) 出題日

平成6年(1994)12月28日

(71) 出顧人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 木村 哲司

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

#### 固体操像装置の出力回路 (54) 【発明の名称】

#### (57) 【要約】

【目的】固体撮像装置と同一チップ上に集積化可能で、 チップ面積を大幅増加させずにリセット・フィードスル ー・ノイズを低減できる出力回路を提供する。

【構成】クランプロンデンサCcl、クランプスイッチQ CL、ダイオードDiA、電圧源25Aからなるクランプ回 路34と、ソースホロワアンプ26A(電圧アンプ) と、ダイオードDiBとソースホロワアンプ26B(電圧 アンプ)と電圧源25Bとからなるダイオードクリップ 回路35とを設け、リセット・フィードスルー期間のD Cレベルを一定値にクランプする。ダイオードDiAとダ イオードDiB、電圧源25Aと電圧源25B、電圧アン プ26Aと電圧アンプ26Bそれぞれどうしの電気的特 性が同一となるように、それぞれを構成する回路索子の 構造を同じくして、電圧アンプ26を通った後のリセッ ト・フィードスルー期間のDCレベルとダイオドークリ ップされる電位を同一にする。



Ø 006\_

(2)

特開平8-186765

1

#### 【特許請求の範囲】

て正極性の信号電圧にする手段と、

【請求項1】 固体振像装置が入射光を光電変換しリセ ット期間、リセット・フィードスルー期間及び信号期間 に分けて出力する信号電圧を外部に取り出すために、 前記固体撮像装置の出力信号電圧を受け、これを反転し

前記正極性信号電圧のリセット・フィードスルー期間の 直流レベルを一定値にクランプする手段と、

前記クランプされた後の信号電圧を増幅する電圧増幅手 段と、

前記載圧増幅手段を通った後の信号電圧を、その信号電 圧のリセット・フィードスルー期間の直流レベルと同一 のレベルでクリップして、リセット期間とリセット・フ ィードスルー期間の信号レベル芸を除去するクリップ手 段とを少なくとも備え、

前記固体機像装置と同一半導体基板上に形成されたこと を特徴とする固体操像装置の出力回路。

【請求項2】 受光した光を信号電荷に変換し巻積する 受光部と、蓄積された信号電荷を転送する電荷転送部 と、前記受光部から前記載荷転送部へ信身重荷を読み出 20 ことを特徴とする団体操像装置の出力回路。 す電荷読出し部と、前記電荷転送部によって転送された 信号電荷をリセット期間、リセット・フィドスルー期間 及び信号期間からなる前記信号電圧に変換する信号電荷 変換部とを含んで成る固体撮像装置からの信号電圧を外 部に取り出すための出力回路であって、前記固体撮像装 置と同一半導体基板上に、前配信号電荷変換部に接続す るように形成された出力回路において、

コンデンサと、第1の電圧源と、第1のダイオードと、 クランプスイッチとを含んで構成されるクランプ回路

前記クランプ回路の出力点に接続された第1の電圧増幅 器と、

第2の電圧顔と、第2のダイオードと、第2の電圧増幅 器とを含んで成り、前記第1の電圧増幅器の出力点に接 続されたダイオードクリップ回路とを少なくとも備え、 前記固体撮像装置から入力される信号電圧を一度正極性 の信号電圧に変換した後、前記クランプ回路に入力し、 前跑リセット・フィードスルー期間の一部もしくは全部 の間前記グランプスイッチをオン状態にして、前記グラ 期間の信号電圧レベルを、前記第1の電圧源及び前記第 1のダイオードによって定まる所定の配位に固定し、 前記リセット・フィードスルー期間の信号レベルがクラ ンプされた信号電圧を前記第1の電圧増幅器を通した後 前記ダイオードクリップ回路に入力し、波形の一部を、 前記第2の電圧額と前記第2のダイオードと前記第2の **館圧増幅器とで定まるクリップレベルで除去するように** 構成すると共に、

前記第1の電圧源と前記第2の電圧源、前記第1のダイ

2

器と前記第2の電圧増幅器とがそれぞれ同一の電気的特 性を有するように、それぞれの回路構成及び素子構造を 同一にして、前記第1の電圧増幅器を通った後の信号電 圧のリセットフィードスルー期間のレベルと、前記ダイ オードクリップ回路のクリップレベルとが同一であるよ うにすることにより、

前記第1の電圧増幅器を通った後の信号電圧におけるリ セット期間とリセット・フィードスルー期間の信号レベ ル党を除去するように構成したことを特徴とする固体损 10 像装置の出力回路。

【請求項3】 請求項2記載の固体提像装置の出力回路 において.

前記信号電荷変換部が、フローティング・ダイオード増 幅器型電荷検出装置からなることを特徴とする固体振像 裝置の出力回路。

【請求項4】 請求項2記載の固体提像装置の出力回路 において、

前記第1の電圧増幅器及び前記第2の電圧増幅器がソー スホロワ増幅器であって、ゲインが1に近いものである

【請求項 5】 請求項 2 記載の園体撮像装置の出力回路 において、

前記第1の電圧増幅器及び前記第2の電圧増幅器が反転 増幅器であって、ゲインが-1であることを特徴とする 団体操像装置の出力回路。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、固体撮像装置が受光し 電圧に変換したその信号電圧を外部に取り出すための出 30 カ回路に関し、特に、出力信号におけるリセット期間と リセット・フィードスルー期間のレベル差(リセット・ フィードスルー・ノイズ)を低減した出力回路に関す

#### [0002]

【従来の技術】固体撮像装置、例えば電荷転送機能を利 用したCCD固体撮像装置は、受光した光を信号電荷に 変換する機能と、得られた信号電荷を最終的に信号電圧 に変換する機能とを備えているが、その信号電圧への変 換を実現するための信号電荷変換部には、変換効率が高 ンプ回路への入力信号電圧のリセット・フィードスルー 40 いことから、通常、フローティング・ダイオード(また は、フローティング・ディフュージョン)増幅器型電荷 検出装置 (FDA) が用いられている。そのようなFD Aを用いた一次元CCD固体撮像装置の全体構成図を、 図6に示す。同図を参照して、n型シリコン単結晶板な どからなる基板1の表面部にボロンなどのp型不純物を 導入して形成した p ウェル 2 に、光を信号電荷に変換し **港積する受光部3が一次元のアレイ状に配置されてい** る。電荷読出し部4は、信号電荷を受光部3から電荷転 送部5に一定の普積時間ごとに読み出す。信号電荷変換 オードと前記第2のダイオード及び前記第1の電圧増幅 50 部6は、電荷転送部5によって転送されてきた信号電荷

(3)

特別平8-186765

3

を、容量Cptにより順次信号電圧に変換する。この信号 電荷変換部6は、FDAからなる。容量CFJとしては、 pnダイオードの接合容量を利用している。 リセットト ランジスタQR は、信号電荷変換部6で検出された後の 不用となった信号電荷を外部に排出する。出力部10 は、信号電荷変換部6に接続されて所定の信号処理を行 ったのち外部に出力するための回路である。この出力部 10は、初段ソースホロワと、電圧増幅器やソースホロ ワ回路からなる出力回路11とからなる。この出力回路 11が、本発明の対象である。初段ソースホロワは、能 動側MOSトランジスタQp と負荷側MOSトランジス タQLとで構成される。

【0003】図7に、上述の固体撮像装置の動作時にお けるリセットパルスφR、転送パルスφ1,φ2、信号 電荷転送部6の電圧Vfj、出力電圧Vout のタイミング 図を示す。 図りからわかるように、信号電荷変換部6で 順次変換される信号電圧VFJは、3つの期間からなる。 すなわち、リセットパルス oR が「ハイ」の状態になる ことによりリセットトランジスタQR が導通して、信号 電荷変換部6の電位が一定レベルVDDにリセットされる 期間(リセット期間)と、リセットパルスもRが「ハ イ」から「ロウ」になりリセットトランジスタQR が遮 断して、電荷転送部5から信号電荷Qが信号電荷変換部 6に入力されるのを待っている期間(リセット・フィー ドスルー期間。 転送パルス ø 1 =「ハイ」、転送パルス φ2 = 「ロウ」) と、転送パルスφ1 が「ハイ」から 「ロウ」になり電荷転送部5から信号電荷Qが信号電荷 変換部6に入力され、信母電荷変換部6の容量CFJによ り信身電圧Vpj(Q=Cpj・Vpj)に変換される期間 (信号期間)とである。

【0004】ここで、電圧VpJのリセット期間の信号電 圧レベルVppとリセット・フィードスルー期間の信号電 圧レベルとの間には、電位差が発生する。この電位差 を、以後、リセット・フィードスルー・ノイズと呼ぶ。 リセット・フィードスルー・ノイズは、次のような3つ の原因で発生する。

【0005】一つは、リセットトランジスタ QR のゲー ト電極と信号電荷変換部6の間のカップリング容量CP により、リセットパルス ø R が「ハイ」から「ロウ」に である。

【0006】もう一つは、リセットトランジスタQR を 導通させて電圧VFJの電位をVppにセットする際にトラ ンジスタQR のチャネルの熱雑音が電圧Vpjのレベルに 重畳されることにより、リセット直後の電圧VFJのレベ ルが変動するランダム・ノイズによるものである。

【0007】更にもう一つは、リセットトランジスタQ R がオン状態からオフ状態に変化する際に、このトラン ジスタQR のチャネルに存在していた量子の一部が信号 電荷変換部6に振り分けられることによって発生するラ 50 【0010】図10は、図6に示した固体操像装置にお

ンダム・ノイズによるものである。

【0008】以上のような3つの原因によって発生した リセット・フィードスルー・ノイズは、信号電圧VFIの 振幅のうち数100mV程度を占める。又、その値は、 1 画素期間 (=リセット期間+リセット・フィードスル 一期間+信身期間) ごとにランダムに変る。そのため、 この電圧Vgjをもとに出力部10を通して増幅された固 体操像装置の出力Vout をFAXやスキャナ等の装置に 使用するうえで、低圧 Vout の基準レベルの設定やダイ ナミックレンジの制限(電圧Vout の振幅のうち1/2 ~1/3程度は、信号電圧以外のリセット・フィードス ルー・ノイズ成分となる)などの問題が生じる。そこ で、このリセット・フィードスルー・ノイズを低減する べく従来、様々な方法が考えられている。

【0009】図8は、そのようなリセット・フィードス ルー・ノイズ低減対策を施した開体操像装置の全体構成 図である。又、図9は、この固体撮像装置の動作時の信 母波形を示すタイミング図である。 図8を参照すると、 この撮像装置は、電荷転送部5に接続された信号電荷変 換部6、リセットトランジスタQR 、出力部10とそれ ぞれ同一のものを、もう1つずつ撮像装置内に備えてい る(それぞれ、信号電荷変換部6B、リセットトランジ スタQRB、能動側トランジスタQD 、負荷側トランジス クQL、出力部11B)。そして、二つ目の信号電荷変 換部6Bには信号電荷が入らないようにされている。こ のようにすることで、信号電荷変換部6Bの信号電圧V FJB はリセット・フィードスルー・ノイズのみとなる。 それら信号電圧VFJ, VFJB はそれぞれ同一の出力回路 11, 11Bにより、2つの出力端子から信号Vout, Vesとして出力される。これら2出力Vout . Vesを用 いて外部の減算回路12で減算処理(増幅半α)するこ とにより、リセット・フィードスルー・ノイズのない信 号成分を取り出すことができる。尚、この例では出力回 路11、11B内にリセット・フィードスルー期間を一 定レベルVc にクランプする回路を設けている。それら は、2つの信号 $V_{out}$  ,  $V_{cs}$ のリセット・フィードスル 一期間におけるDCレベルを同一の一定値Vopにするた めのものである。このクランプ回路は、初段ソースホロ ワ及びクランプ回路から発生する1/1ノイズによるリ 変化する際に発生するカップリング・ノイズによるもの 40 セット・フィードスルー・レベルのゆらぎを低減する効 果もある。これは、初段ソースホロワの能動側MOSト ランジスタは信号電荷変換部に直接接続されており、初 段ソースホロワの入力容量が信号電荷変換部の容量Cpj の構成要素の1つとなっているので、通常、初段ソース ホロワの能動側MOSトランジスタのサイズは可能な限 り小さくして変換効率(感度)を上げる必要があり、こ のことから、出力部10を構成するMOSトランジスタ における1/fノイズの発生は殆どが、初段ソースホロ ワからのものであるからである。

(4)

10

**特開平8-186765** 

いて出力回路11を工夫し、リセット・フィードスルー ノイズを低減した別の例を示す回路図である。又、図 11は、その動作時のタイミング図である。図10及び 図11を参照して、入力信号SVはクランプ回路13に よりリセット・フィード・スルー期間のDCレベルが一

定値 $V_C$  にクランプされて、信号 $SV_1$  となる。信号SV<sub>1</sub> はその後、サンプルホールド回路14により信号期 間のDCレベルをサンプルホールドコンデンサCSHにホ ールドされて、信号SV2となり、一段のソースホロワ を通って出力信号Vout として出力される。この例の出 力回路の場合、信号電圧の基準レベルが必要であり、通 常は、暗電流成分のみを信号電圧Va に持つオプティカ ルプラックを基準とする。この例でも、リセット・フィ

ード・スルー期間のクランプ回路を用いているので、出 力回路の初段MOSトランジスタから発生する1/f/ イズが低減されている。

【0011】図12は更に別の例を示す回路図であり、 図13はその動作時のタイミング図である。この例は、 図6に示した団体操像装置の出力回路11において、相 関二重サンプリング法によってリセット・フィードスル 一・ノイズを取り除く例である。図12及び図13を参 照して、この出力回路への入力信号SVは2つに分けら れる。その一方は、リセット・フィードスル一期間のD Cレベルを2段のサンプルホールド回路15A, 15B により検出されて、信号SV2となる。もう一方は、信 号期間のDCレベルをサンプルホールド回路 15Cによ り検出されて、信号SV1となる。この2つの信号SV 1,  $SV_2$  を滅算回路 12に入力することにより、リヤ ット・フィードスルー・ノイズのない出力電圧Vout を 得ることができる。1/fノイズ成分も、滅算回路12 30 体の面積が更に増加するという問題を引き起す。 により取り除かれる。

【0012】図14及び図15はそれぞれ、特開平1一 106677身公報に開示された出力回路の回路図およ びタイミング図である。この回路では、リセット・フィ ードスルー期間のクランプと遅延回路とを利用して、リ セット・フィードスルー・ノイズを取り除く。図14及 び図15を参照して、信号取出し回路51から出力され る信号電圧はアンプ52Aを通った後、クランプスイッ チ53S、クランプコンデンサCcl、クランプ電圧源5 3V(竜圧=Vc ) からなるクランプ回路53(クラン プパルスゥcL)により、リセット・フィードスル一期間 のDCレベルが一定値 $V_C$  にクランプされる。その後、 アンプ52B、クリップ回路58を通過して出力波形の 波高値が一定になった信号電圧SV1 は2つに分けら れ、一方はそのまま非加算混合器59に入力される。も う一方は遅延回路60を通して更に2つの信号SV2お よび信号SV3 に分けられた後、非加算混合器59に入 力される。信号S  $V_2$  , S  $V_3$  の信号S  $V_1$  に対する遅 延時間をそれぞれTd1, Td2とし、この非加算混合器5 9の構成を、3つの入力信号S  $V_1$  , S  $V_2$  , S  $V_3$ の

中で最小レベルを出力するような構成にすることによ り、リセット・フィードスルー・ノイズが取り除かれた 信号電圧SV4 を得ている。

[0013]

【発明が解決しようとする課題】上に述べたそれぞれの 技術を適用することにより、リセット・フィードスルー ・ノイズを低減することができる。それらのノイズ低減 対策にはしかしながら、それぞれ下記のような問題点が

【0014】先ず、図8に示した例では、リセット・フ ィードスルー・ノイズのみを発生させる回路が必要であ り、1C化したときチップ面積が増加するという問題点 がある。これは、最近の一次元CCD固体操像装置のよ うに出力回路が多段の増幅回路になり面積が大きくなる ほど、それに応じてリセット・フィードスルー・ノイズ 発生回路も面積が大きくなることから、チップコストの 面から考えても不利である。又、リセット・フィードス ルー・ノイズは既に述べたように、その成分から考えて ランダムノイズであるので、減算回路12に入力される 信号出力Voutとリセット・フィードスルー・ノイズ出 カVcsそれぞれのリセット・フィードスルー期間のDC レベルは同一にできても、リセット・フィードスルー・ ノイズ自体は同一とは限らない。従って、滅算回路12 でリセット・フィードスルー・ノイズを完全に取り除く ことはできない。又、外部に減算回路12を必要とする ため、固体撮像装置をFAXやスキャナ等に用いる場 合、部品増加とそれに伴なうコストアップが生じる。こ の点を改善するべく、減算回路12までを含めて同一チ ップ上に形成することは可能であるが、関体操像装置自

【0015】次に、図10に示した出力回路では、1画 素期間の内に、リセット・フィードスルー期間にはクラ ンプパルスoclを入力し、信号期間にはサンプルホール ドパルス φ SHを入力するというように、2 つの異るパル スをそれぞれ入力する必要がある。その結果、固体操像 装置のデータレートが上り1画素期間の長さが短くなる に従って、それぞれクランプ回路13、サンプルホール ド回路14を十分速く動作させることが必要となり、固 体操像装置の高速化を進める上で問題となる。例えば、 40 5 kピットクラスの一次元CCD団体操像装置では、デ ータレート10~20MHz稳度のスピードが要求され る。この場合、1画素期間は100~50ヵョとなる。 その結果、クランプ動作、サンプルホールド動作を行う 時間はそれぞれ10~20ns程度となり、回路設計が 容易でなくなる。このような事情は図13に示した例で も同様で、一面素期間に2つの異るサンプルホールドパ ルスSP1 , SP2 が必要である。

【0016】又、図14に示した例では、リセット・フ ィードスルー期間のDCレベルを一定値にクランプした 50 後の信号電圧SV1を、遅延回路60を用いて3つの信 (5)

**特開平8-186765** 

7

号電圧 $SV_1$ ,  $SV_2$ ,  $SV_3$  に分け、非加算混合器 5 9 にてそれらの最小レベルを出力するようにしてリセット・フィードスルー・ノイズを取り除いているが、遅延した信号電圧 $SV_3$  の遅延時間 $T_{d2}$ が非遅延信号電圧 $SV_1$  の(リセット期間+リセット・フィードスルー期間)より大きい場合、各画素の出力はその1 画素前の信号電圧と混ってしまうので、遅延回路 6 0 の取計には注意が必要である。特に固体損像装置の高速化を進める上では、精度および安定性のよい遅延回路が必要となる欠点がある。又、これらの遅延回路 6 0 や非加算混合器 5 9 を含めて同一チップ上に形成すると、チップ面積が増加しコストが上昇してしまう。

#### [0017]

【課題を解決するための手段】本発明の固体操像装置の出力回路は、固体操像装置が入射光を光電変換しりセット期間、リセット・フィードスルー期間及び信号期間に分けて出力する信号電圧を外部に取り出すために、前記固体操像装置の出力信号電圧を受け、これを反転して、を性の信号電圧にする手段と、前記正極性信号電圧にウランプする手段と、前記クランプされた後の信号電圧を増幅手段と、前記電圧増幅手段を通った後の信号電圧をでの信号電圧をである電圧増幅手段と、前記電圧増幅手段を通った後の信号電圧を、その信号電圧のリセット・フィードスルー期間の直流レベルと同一のレベルでクリップして、リセット期間の直流レベルと同一のレベルでクリップして、リセット期間の直流レベルと同一のレベルでクリップして、リセット期間の直流レベルと同一のレベルでクリップして、リセット期間の直流レベルと同一のレベルでかりが開めていた。

#### [0018]

【実施例】次に、本発明の好適な実施例について、図面 を参照して説明する。図1 (a) は、本発明の第1の実 施例による固体撮像装置の出力回路の回路図である。 尚、この出力回路を含む固体撮像装置全体の構成は、既 に述べた図6に示す構成と同じである。図1 (a)を参 照して、本実施例の出力回路は、インバータアンプ21 と、そのインパータアンプ21からの信号電圧SV1の リセット・フィードスルー期間のレベルを一定レベルに クランプするクランプ回路32と、クランプ回路32か らの信号電圧SV2 を受けるソースホロワアンプ26A と、ソースホロワアンプ26Aからの信号電圧SV3を 一定レベルでクリップするダイオードクリップ回路33 と、クリップされた信号SV3を反転増幅して入力信号 SVと同一極性に戻すインパータアンプ80と、インバ ーダアンプ30からの信号電圧を外部に出力するための ソースホロワアンプ31とからなる。

【0019】インバータアンプ21は、固体操像装置の出力回路のうちの初段ソースホロワ(図6参照。能動側MOSトランジスタQDと負荷側MOSトランジスタQLとからなる)を通過した信号電圧SVを反転増幅(増幅PSV1にする。

【0020】クランプ回路32は、一方の電極がインパータアンプ21の出力点に接続するクランプコンデンサCCLと、nチャネル型MOSトランジスタQCLと、pn接合ダイオードDiAと、電圧源(電圧=Vc) 25Aの直列接続からなる。MOSトランジスタQCLはゲート入力としてクランプパルスøCLを与えられて、クランプスイッチとして作用する。

8

【0021】ダイオードクリップ回路33は、カソードがソースホロワアンプ26Aの出力点およびインバータ10 アンプ30の入力点に接続するpn接合ダイオードDiBと、ソースホロワアンプ26Bと、電圧源25Bとの直列接続からなる。

【0022】本実施例においては、後に動作説明の部分で述べるように、クランプ回路32を通った後の信号電圧におけるリセット・フィードスルー期間のDCレベルとクリップ回路33でのクリップレベルとを一致させる。このことから、それぞれの回路32、33それぞれに用いる回路素子には、上記の条件を満たすように配慮する。すなわち、ダイオードDiAとDiBとは、それぞれの順方向立上り電圧が同じくなるように、接合面積を等しくする。

【0023】次に、ソースホロワアンプ26A、26Bの入出特性どうしが等しくなるようにする。これら2つのソースホロワアンプは一例として、図1(b)に示すように、能動側および負荷側2つのnチャネル型MOSトランジスタQ1、Q2を直列接続し、負荷側MOSトランジスタQ1のゲート電極に一定電位を与え、能動側MOSトランジスタQ1のゲート電極に入力信号V1を与え、2つのトランジスタの直列接続点から出力信号V。を取り出すように構成する。この構成のソースホロワアンプの場合、増幅率β及び入出力特性はそれぞれ、

 $\beta = g_m \cdot R_{ON} / (1 + g_m \cdot R_{ON})$ 

 $V_{\circ} = \alpha \cdot (V_{1} - V_{T1})$  (図1 (c) 参照)

(但し、gn は、能動側トランジスタQ<sub>1</sub> の相互コンダ クタンス

 $R_{DN}$ は、負荷側トランジスタ $Q_2$  のオン抵抗  $V_{T1}$ は、能動側MOSトランジスタ $Q_1$  のしきい値電 圧)

**2**010

(6)

特開平8-186765

10

ジスタQ2 として、しきい値電圧VT2が正のエンハンス メント型トランジスタを用いているが、図1 (d)に示 すように、しきい値電圧が負のデプリーション型トラン ジスタを用いゲート電位をグランド電位に固定して、定 電圧源を省いた構成にすることもできる。

【0024】更に、電圧源25A,25Bの出力電圧が 等しくなるようにする。これら2つの電圧源は一例とし て、図2(a)に示すような、ゲート電極とドレイン電 極とを接続した2つのnチャネル型MOSトランジスタ Vc を取り出すように構成する。この構成の電圧源はイ ンパータ回路の入出力端子をショートさせた回路と等価 であるので、電圧Vcは、2つのMOSトランジスタQ 3 , Q4 からなるインバータ回路の入出力特性と傾き 4 5度で原点を通る直線との交点で決まる。この場合、イ ンバータ回路の増幅率は良く知られているように、能動 側MOSトランジスタQ3 の相互コンダクタンスと負荷 側MOSトランジスタQ4 の相互コンダクタンスとの 比、換官すれば能動側MOSトランジスタQ3 における チャネル幅W3 とチャネル長L3 との比W3 /L3 と、 負荷側MOSトランジスタQ4 におけるチャネル幅W4 とチャネル長 L4 との比W4 / L4 とにより変化させる ことができるので、チャネル長、チャネル幅、チャネル **濃度など、トランジスタの構造を適当に設計することに** より任意の出力電圧Vcを得ることができると同時に、 2つの電圧源25A, 25Bの出力電圧を揃えることが できる。尚、電圧源25A,25Bとして、例えば図1 (c) に示すような、2つの抵抗体R1, R2 を直列に 接続しその直列接続点から出力電圧Vc を取り出す構成 のブリーダ回路を用いてもよい。その場合には、当然、 抵抗体のシート抵抗、長さ、幅を2つの電圧源25A。 25Bで同一にすることになる。

【0025】以下に、本実施例の動作について説明す る。図3は、図1 (a) において、クランプバルス ocl と各節点の信号電圧SV、SV<sub>1</sub>、SV<sub>2</sub>、SV<sub>3</sub>、V out の関係を示すタイミング図である。図1(a)及び 図3を参照して、この出力回路に入力された信号電圧S Vは、既に述べたように、1 画素期間がリセット期間、 リセット・フィードスルー期間および信号期間の3つの 期間からなる。これを先ずインパータアンプ21により 反転させ、正極性(信号電圧SVが増加するほどDCレ ベルが正の方向に増加する)の信号SV」にする。

【0026】次に、リセット・フィードスルー期間の一 部において、クランプパルスøclを「ハイ」にしてクラ ンプ回路32内のMOSトランジスタQclをオン状態に し、信号SV $_1$  のリセット・フィードスルー期間におけ るDCレベルを一定値にクランプして信号電压SV2 に する。このときのクランプレベルは、電圧源25Aの出 力電圧Vc からダイオードDiAの順方向立上り電圧( =0.6V)が差し引かれた貧圧 $V_C=0.6$ (V)で 50 す。図4(b)を参照して、このインパータアンプは、

ある。

【0027】上記の信号電圧SV2 は続いてソースホロ ワアンプ26Aを通過して信号電圧SV3となるが、こ の場合、ソースホロワアンプ26Aが図1(c)に示す ような入出力特性を持つ(但し、増幅率β=1としてい る) ことから、ソースホロワアンプ26A通過直後のリ セット・フィードスルー期間のDCレベルは、Vc ー O. 6-V<sub>TI</sub>(V)となる。ところがソースホロワアン プ26Aの出力点がクリップ回路33に接続されている Q3, Q4 を直列接続し、その直列接続点から出力電圧 10 ので、信号電圧SV3 はクリップレベル以下の部分が切 り取られた波形の信号となる。ところで、クリップ回路 33では、そのクリップレベル(一竜圧額25Bの出力 電圧-ソースホロワアンプ26Bの能動側MOSトラン ジスタのしきい値電圧ーダイオードDiBの順方向立上り 電圧)を決めるダイオードDiB、電圧類25B及びソー スポロワアンプ26Bが、クランプ回路34を構成する ダイオードDiAと電圧源25A及びソースホロワアンプ 26Aとそれぞれ同一の電気的特性を持っているので、 ソースホロワアンプ26A通過直後の信号電圧における 20 リセット・フィードスルー期間のDCレベルとクリップ レベルとが同一である。つまり、信号電圧 S V3 は信号 電圧 $SV_2$  において、 $V_C = 0$ . 6 (V) 以下のレベル すなわちリセット・フィードスルー・ノイズだけが取り 除かれた波形となる。

> 【0028】この後、リセット・フィードスルー・ノイ ズのない信号電圧SV3は、インパークアンプ30、ソ ースホロワアンプ31を通過し、通常の固体撮像装置の 出力と同一の負極性の出力信号Vout として出力端子か ら出力される。

【0029】尚、本実施例では、リセット・フィードス ルー・レベルを一定値にクランプする操作を行っている ので、初段ソースホロワアンプより発生する1/1ノイ ズも取り除かれていることは、従来の技術の項で説明し たとおりである。

【0030】次に、本発明の第2の実施例について、説 明する。図4(a)は本発明の第2の実施例の回路図で ある。この実施例は第1の実施例に対し、クランプ回路 32とダイオードクリップ回路35とを接続する電圧ア ンプを増幅率-1のインパータアンプ34Aに変え、こ 40 れに伴って、クリップ回路35を構成する電圧アンプを インバータアンプ34Aと同一特性のインパータアンプ 3 4 Bに変更すると共に、ダイオードDiBを逆向きに接 続している点が異っている。本実施例は第1の実施例と 比べて、インパータアンプ30(図1(a)参照)が1 段減った構成となっている。

【0031】本実施例でも、第1の実施例におけると同 様に、リセット・フィードスルー・ノイズを除去する。 以下にその説明をする。先ず、本実施例で用いるインバ ータアンプ34A、34Bの回路図を図4(b)に示

(7)

**钤開平8-186765** 

正のしきい値電圧を持つ2つのエンハンスメント型MO SトランジスタQ5 , Q6 を直列に接続したE/E構成 のインバータアンプである。負荷側MOSトランジスタ Qs は、ゲート電極とドレイン電極とを接続したダイオ ード接続となっている。入力信号Viは能動側MOSト ランジスタQ5 のゲート電極に入力され、出力信号V。 は2つのMOSトランジスタの直列接続点から取り出さ れる。このインバータアンプの入出力特性を図4(c) に示す。インバータアンプでは、前述したように、能動 側MOSトランジスタQ5 におけるチャネル輻射チャネ ル長と、負荷側MOSトランジスクQ6 におけるチャネ ル幅対チャネル長を適当に選ぶことにより所望の増幅率 を実現できるが、図4 (c)には、増幅率が-1の場合 を示す。図4(c)を参照して、このインバータの入出 力特性は、点 (V<sub>T5</sub>, V<sub>DD</sub>-V<sub>T6</sub>) を通る-45度の傾 きの直線になる。すなわち、入力電圧V<sub>1</sub>を入力したと きの出力電圧V。は、

 $V_0 = -V_1 + (V_{DD} - V_{T6} + V_{T5})$ 

(但し、Vppは、このインバータアンプの電源電圧  $V_{T5}$ は、能動側MQSトランジスタQ5 のしきい値電圧 20

VT6は、能動側MOSトランジスタQ6 のしきい値電圧 (> 0 V)

となる。

【0032】次に、本実施例における動作時のタイミン グ図を、図 5 に示す。図 5 を参照して、この回路への入 力信号SVは、インパータアンプ21により負極性に反 転増幅されて信号電圧SV1となり、次いで、クランプ 回路32によりリセット・フィードスル一期間のDCレ 電圧SV2 となる。この信号電圧SV2 はこの後、イン パータアンプ34Aを通過し再度反転されるが、この場 合、インバータアンプ32Aが図4(c)に示すような 入出力特性を持つので、インバータアンプ32Aを通過 直後のリセット・フィードスルー期間のDCレベルは、  $-V_C + 0$ . 6+  $(V_{DD}-V_{T6}+V_{T5})$  (V) となる。 ところが、インバータアンプ34Aの出力点がクリップ 回路35に接続されているので、信号電圧SV3 はクリ ップレベル以上の部分が切り取られた波形の信号とな る。ところで、クリップ回路36においては、そのクリ 40 ップレベルを決めるダイオードDiB、電圧源25B及び インバータアンプ34Bが、クランプ回路32を構成す るダイオードD1Aと電圧源25A及びインバータアンプ 34Aとそれぞれ同一の電気的特性を持っているので、 インパータアンプ34A通過直後の信号電圧におけるリ セット・フィードスルー期間のDCレベルとクリップレ ベルとが同一である。つまり、信号電圧SV3 は信号電  $ESV_2$  において、 $V_C - 0$ . 6 (V) 以下のレベルす なわちリセット・フィードスルー・ノイズだけが取り除 かれた波形となる。信号電圧SV3はこの後ソースホロ 50 図である。

12 ワアンプ31を通過し、出力信号電圧Vout として外部 に取り出される。

【0033】第1の実施例の場合、ソースホロワアンプ 26A、26Bの増幅率を1にできるだけ近づける必要 があるが、それにも拘らず現実には0.90~0.95 であり、そのためリセット・フィードスルー・ノイズが その差の分だけ残ってしまうのに対し、本実施例では、 クランプ回路とダイオードクリップ回路を接続する電圧 アンプとしてインバータアンプを用いているので、増幅 10 率を容易に一1にできる利点がある。

[0034]

【発明の効果】以上説明したように、本発明は、リセッ ト・フィードスルー期間のDCレベルを一定値にクラン プするクランプ回路と、このクランプ回路に用いている ダイオード、電圧源、クランプ回路とダイオードクリッ プ回路を接続する電圧アンプとそれぞれ同一電気特性の ダイオード、電圧源、電圧アンプを用いたダイオードク リップ回路とにより、固体操像装置と同一チップ上に集 **積化した場合でも殆どパターン面積の増加なしに、リセ** ット・フィードスルー・ノイズを取り除くことができ

【0035】しかも、これらクランプ回路、電圧アン プ、ダイオードクリップ回路を構成する素子をそれぞれ 同一構造とすることにより、クランプレベル及びダイオ ードクリップレベルの設計値からのずれをほぼ同一にで きるので、安定してリセット・フィードスルー・ノイズ を除去ができる。

【0036】回路構成が簡単であるので、上記の回路素 子は同一チップ上で数10μm程度のごく近い距離に配 ベルが一定値 $V_{C}=0$ . 6 (V) にクランプされた信号 30 置可能であり、このようにすれば上記の安定度は更に向 上する。

> 【0037】電圧アンプとしてインパータアンプを用い れば、アンプの増幅率を確実に-1に設定できるので、 ノイズの除去精度を高くできる。

【図面の簡単な説明】

【図1】本発明の第1の実施例による出力回路の回路 図、第1の実施例に用いたソースホロワアンプの回路図 とその入出力特性図、及びソースホロワアンプの他の例 の回路図である。

【図2】第1の実施例に用いた電圧源の回路図とその出 力特性図、及び電圧源の他の例の回路図である。

【図3】第1の実施例の動作時のタイミング図である。

【図4】本発明の第2の実施例による出力回路の回路 図、及び第2の実施例に用いたインバータアンプの回路 図とその入出力特性図である。

【図5】第2の実施例の動作時のタイミング図である。

【図6】同一半導体基板上に形成された出力回路を含 む、固体操像装置の全体構成図である。

【図7】図6に示す園体操像装置の動作時のタイミング

(8)

特開平8-186765

13 【図8】リセット・フィードスルー・ノイズ低減対策を 施した従来の固体撮像装置の一例の全体構成図である。

【図9】図8に示す固体撮像装置の動作時のタイミング 図である。

【図10】リセット・フィードスルー・ノイズ低減対策 を施した従来の出力回路の一例の回路図である。

【図11】図10に示す出力回路の動作時のタイミング 図である。

【図12】従来の出力回路の他の例の回路図である。

【図13】図12に示す出力回路の動作時のタイミング 10 52A, 52B 図である。

【図14】従来の出力回路の更に他の例の回路図であ

【図15】図14に示す出力回路の動作時のタイミング 図である。

#### 【符号の説明】

n型シリコン基板

pウェル

受光部 3

電荷競出し部

電荷転送部 5

6, 6B 信号電荷変換部

10 出力部

出力回路 11, 11B

减算回路 12

クランプ回路 13

14, 15A, 15B, 15C サンブルホールド回

14

5 1 信号取出し回路

クランプ回路

クリップ回路 58

非加算混合器 59

60 遅延回路

21, 30 インバータアンプ

25A, 25B 截圧源


26A, 26B, 31 ソースホロワアンプ

クランプ回路


33,35 クリップ回路

20 34A, 34B インバータアンプ

[図1]




【図2】




(9)


特開平8-186765







【図4】








#### [図5]




【図10】




(10)

**特開平8-186765** 

[图6]




【図7】




'03 12/25 THU 09:34 FAX 03

(11)


**特開平8-186765** 







(12)

特開平8-186765








(13)

特願平8-186765

[2]15]



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.